PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-053165

(43) Date of publication of application: 25.02.1994

(51)Int.Cl.

H01L 21/28 H01L 21/28 H01L 21/3205

H01L 21/90

(21)Application number : 04-201332

(71)Applicant : SONY CORP

(22)Date of filing:

28.07.1992


(72)Inventor: MIYAMOTO TAKAAKI

SUMI HIROBUMI

(54) METHOD OF FORMING METAL PLUG

(57)Abstract:

PURPOSE: To provide a metal plug in which leakage current is decreased by preventing chromium from entering silicon in the process for depositing titanium on silicon using a source gas that contains chromium. CONSTITUTION: A method of forming a metal plug to lay an interconnection in a contact hole opened in a semiconductor layer comprises the steps of depositing a thin oxide 10 on the bottom of a contact hole 4; and depositing a group IVA metal 5, such as Ti, Zr or Hf, in the contact hole by CVD to form an interconnection.



全項目

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開平6-53165

(43)【公開日】平成6年(1994)2月25日

(54)【発明の名称】メタルプラグの形成方法

(51)【国際特許分類第5版】

H01L 21/28

301 R 9055-4M

T 9055-4M

A 9055-4M

21/3205

21/90

C 7514-4N

[FI]

H01L 21/88

M 7514-4M

【審查請求】未請求

【請求項の数】4

【全頁数】6

(21)[出願番号]特願平4-201332

(22) [出願日] 平成4年(1992) 7月28日

(71)【出願人】

【識別番号】000002185

【氏名又は名称】ソニー株式会社

【住所又は居所】東京都品川区北品川6丁目7番35号

(72)【発明者】

【氏名】宮本 孝章

【住所又は居所】東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72)【発明者】

【氏名】角 博文

【住所又は居所】東京都品川区北品川6丁目7番35号ソニー株式会社内

(74)【代理人】

~_【弁理士】

【氏名又は名称】松隈 秀盛

(57)【要約】

【目的】TiをSi上にCVD法によりCIを含む材料ガスを用いて成膜する際に、CIのSiへの浸食を回避して、リーク電流の低減化をはかる。

【構成】半導体層上に開口したコンタクトホールに配線層を埋込むメタルプラグの形成方法において、その一例の製造工程図を図1A~C及び図2A~Cに示すように、コンタクトホール3の底部に薄い酸化膜10を形成した後、CVD法によりこのコンタクトホール3内にIVA族金属即ちTi、Zr又はHfの例えばTi層5を堆積して、配線層を被着形成する。

【特許請求の範囲】

【請求項1】半導体層上に開口したコンタクトホールに配線層を埋込むメタルプラグの形成方法において、上記コンタクトホールの底部に薄い酸化膜を形成した後、化学気相成長法により上記コンタクトホール内にIVA族金属を堆積して、配線層を被着形成することを特徴とするメタルプラグの形成方法。

【請求項2】半導体層上に開口したコンタクトホールに配線層を埋込むメタルプラグの形成方法において、上記コンタクトホールの底部に薄い酸化膜を形成した後、化学気相成長法により上記コンタクトホール内にIVA族金属シリサイドを堆積して、配線層を被着形成することを特徴とするメタルプラグの形成方法。

【請求項3】上記IVA族金属を電子サイクロトロン共鳴プラズマによる化学気相成長法により形成することを特徴とする上記請求項1に記載のメタルプラグの形成方法。

【請求項4】上記IVA族金属シリサイドを熱化学気相成長法により形成することを特徴とする上記請求項2に記載のメタルプラグの形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、各種半導体装置の半導体層上の配線層との接続部におけるメタルプラグの形成方法に係わる。

[0002]

【従来の技術】超LSIなどの高密度の半導体装置においてはコンタクトホールの微細化が進められており、この微細コンタクトホールにAI等の配線層を埋込む技術としては、高温におけるAIの流動性を利用した高温AIスパッタ法とか、スパッタ法よりカバレッジが優れたCVD(化学気相成長)法によってAIより高温耐熱性を有するW(タングステン)をコンタクトホール内を含んで全面的に被着するいわゆるBLK(ブランケット)ーW CVD法等が現在多く利用されている。

【0003】このような高温AIスパッタ法やBLK-W CVD法のいずれのプロセスを用いる場合においても、整流性のない低抵抗の半導体ー金属接合(オーミックプロセス)を形成することが必要である。このため上述の高温AIスパッタ法BLK-W CVD法の両プロセスにおいて、半導体層と配線層との間に高融点金属の中でも比較的低いコンタクト抵抗を有し、シリコン酸化膜を還元できるチタンTiを形成する方法が採られている。

【0004】チタンは、その酸化物がシリコン酸化物に比し生成自由エネルギーが低く即ちチタン酸化物を形成した方が安定であるため、上述したようにシリコン酸化物を還元し得る能力を有するが、チタン膜厚が薄い場合やシリコン酸化膜が厚い場合はチタンはシリコン酸化物を還元することができず、低オーミックコンタクト抵抗を得ることができない(例えば第38回春季応用物理学会講演会予稿集p.691)。

【0005】またチタンは通常スパッタ法により堆積されているため、高アスペクト比の微細コンタクトホール内に被着しようとすると、コンタクトホールの底部において拡散層上の自然シリコン酸化膜を還元し得るに充分なチタン膜厚が得られず、低コンタクト抵抗が得られないという問題がある。【0006】

【発明が解決しようとする課題】このため、コンタクトホール内にチタンをスパッタ法によらずに、化学気相成長法により被着形成することが試みられている。例えばECR(電子サイクロトロン共鳴)プラズマCVD法や熱CVD法、MOCVD(有機金属による化学気相成長)法など多くの方法によりチタンを成膜することが試みられているが、MOCVD法ではチタン単体を成膜できる適当な有機材料がみつかっていないこと、熱CVD法では1000℃程度以上の高温を必要とするため、LSIの製造には適用しにくいなどの問題がある。

【0007】そこで現状では、 $ECRプラズマによってTiCl_4$ の解離を促進させることを利用した $TiCl_4$ + H_2 系の $ECRプラズマCVD法による<math>TiRi_2$ 成膜が行われている。

【0008】しかしながらこれらの方法では、TiCl₄ ソースを利用しているため、TiCl₄ 中のCIや或いは生成されるHCIが例えばコンタクトホール底部のシリコン拡散層を浸食する問題がある(例えば"Extended Abstracts of 1991 Inter-national Conference on Solid State Devices and Materials, Yokohama, 1991, pp210-212")。

【0009】例えば図5に示すように、Si等より成る基板1上に拡散層2を形成し、厚いSiO2等より成る絶縁層3を被着して拡散層2に達する深さのコンタクトホール4を開口した後上述の例えばTiCl4+H2系のECRプラズマCVD法によりTi層5を被着すると、拡散層2のSiがHCIに削られて矢印tで示すようにTiが浸食して拡散層2と基板1の間の接合破壊が生じ、リーク電流が増大する恐れ

がある。

【0010】本発明は、このようなSi拡散層の浸食が生じないようにTi等のバリアメタルを形成し得るメタルプラグの形成方法を提供するものである。 【0011】

【課題を解決するための手段】本発明は、半導体層上に開口したコンタクトホールに配線層を埋込むメタルプラグの形成方法において、その一例の製造工程図を図1A~Cに示すように、コンタクトホール3の底部に薄い酸化膜10を形成した後、CVD法によりこのコンタクトホール3内に、Ti、Zr又はHfのIVA族金属、例えばTi層5を堆積して、配線層を被着形成する。

【0012】また他の本発明は、半導体層上に開口したコンタクトホールに配線層を埋込むメタルプラグの形成方法において、図4A~Cにその一例の製造工程図を示すように、コンタクトホール3の底部に薄い酸化膜10を形成した後、CVD法によりコンタクトホール3内にTiSi、ZrSi、又はHfSi、のIVA族金属シリサイド、例えばTiSi、層8を堆積して、配線層を被着形成する。

【0013】また本発明は、上述の<u>図1</u>A~Cに示すメタルプラグの形成方法において、上述のIVA族金属例えばTi層5をECRプラズマCVD法により形成する。

【0014】更にまた本発明は、上述の<u>図4</u>A~Cに示すメタルプラグの形成方法において、上述のIVA族金属シリサイド例えばTiSi_x 層8を熱CVD法により形成する。

[0015]

【作用】上述したように、本発明メタルプラグの形成方法は、コンタクトホール3の底部に薄い酸化膜を形成した後、この上にIVA族金属又はIVA族金属シリサイドをCVD法により成膜するものであり、成膜中にCIによって浸食されにくい酸化膜を薄く形成しておくことによってSiの浸食を回避して、リーク電流を低減化し得るものである。

【0016】また、IVA族金属即ちTi、Zr及びHfがSi酸化膜の還元能力を有するため、その後の熱処理により酸化膜が還元されて耐熱性に優れたシリサイドを形成することができて、低コンタクト抵抗でカバレッジの優れたメタルプラグを形成することができる。

【0017】更にまた、IVA族金属の成膜方法としてECRプラズマCVD法、IVA族金属シリサイドの成膜方法として熱CVD法を採ることによって、微細な形状のコンタクトホール内においても埋め込み性良く所望の膜厚をもって形成することができ、この下の拡散層上の自然酸化膜を十分還元することができ、良好なコンタクト抵抗を得ることができる。 【0018】

【実施例】以下本発明実施例を図面を参照して詳細に説明する。各例共に、Si基板等より成る半導体層上に不純物拡散層を設け、この上に配線層を接続する場合を示す。

【0019】実施例1この例においては、Ti層をECRプラズマCVD法により形成する際に、予め薄い酸化膜を被着しておく場合で、先ず図1Aに示すように、Si等より成る基板1上の所定位置に不純物等を注入して拡散層2を形成する。そしてこの後SiO2 等の絶縁層3をCVD法等により厚く堆積し、拡散層2上に達する深さでその径が0. 4μ m~0. 6μ m程度の微細なコンタクトホール4を開口する。

【0020】次に<u>図1</u>Bに示すように、熱酸化等によりコンタクトホール4の底部即ち拡散層2の上部に厚さ3~5nm程度の薄いSiO₂酸化膜10を形成する。この酸化条件としては、例えば酸素流量を101/min、基板温度を850℃、処理時間を5~10minとして形成することができる。

【0021】そして図1Cに示すように、この上を覆って全面的にIVA族金属の例えばTi層5をCVD法により被着する。この場合TiCl4 + H2 系によるECRプラズマCVD法により厚さ30nm程度として堆積する。ECRプラズマCVDの条件は、基板温度を420℃~540℃、マイクロ波パワーを2.8kW、TiCl4、H2の流量をそれぞれ10sccm、50sccmとし、Arの流量を43sccmとした。

【0022】SiーSi原子間の結合エネルギーは76kcal/molであり、SiーCl間の結合エネルギーは77kcal/molであるため、前述したように、従来の方法による場合はTi成膜材料のTiCl4中のClによって下地Si拡散層が容易に浸食されてしまう。これに対し、SiーO間の結合エネルギーは192kcal/molと比較的高く、本発明によればこのように安定なSiO2膜を予め形成しておくため、Clにより下地Siが浸食されることなく拡散層ー基板間の接合が破壊されることを確実に回避できる。

【0023】そしてこの後図2Aに示すように、ECRプラズマCVD法にてTiN層6を厚さ例えば70nmとして全面的に堆積する。この場合基板温度を420℃~540℃、マイクロ波パワーを2、8kWと

し、TiCl₄, N₂, H₂, Arの各流量をそれぞれ10, 15, 50, 43sccmとした。

【0024】この後、2段階のアニールを行って図2Bに示すようにコンタクトホール4の底部にてTiと下地Si拡散層をSiO2酸化膜を介して反応させ、TiSix(チタンシリサイド)等のシリサイド11を形成する。この場合、第1のアニールはAr雰囲気中で基板温度を650℃、30秒間行い、第2のアニールをN2中で900℃、30秒間行った。このように第2のアニール処理において窒素を導入することによってコンタクトホール4の側壁部及び絶縁層3上のTi層は窒化され、コンタクトホール4内のシリサイド11上を含めて全面的にTiN層16が形成される。

【0025】尚、上述したようにTi等のIVA族金属は、Si酸化物を形成するよりも金属酸化物を形成した方が安定であるためSi酸化物を還元することができる。そして上述したように3~5nm程度の薄い酸化膜を介してアニールを施すことによって高温耐熱性に優れたシリサイド膜を形成することができることが、例えば本出願人の出願に係る特開平3—38823号公開公報、又は特開平4—34926号公開公報等おいて示されている。本発明においては特にこの酸化膜10の上にCVD法によってIVA族金属またはIVA族金属シリサイドを形成することにより、高アスペクト比のコンタクトホールにおいても良好に成膜することができる。

【0026】そして更に、図2Cに示すように例えばBLK-WをCVD法により埋込み形成して配線層7を形成し、メタルプラグを構成する。この場合、堆積条件としては例えば基板温度450℃、圧力 $1\times10^4~{
m Pa}$ 、WF $_6$ の流量を95sccm、H $_2$ の流量を550sccmとした。

【0027】また、このBLKーWを用いずに、例えば高温AIスパッタ法により図3に示すようにAIより成る配線層7を形成することもできる。図3において、図1及び図2に対応する部分には同一符号を付して重複説明を省略する。この場合はTIN層16の表面に自然発生的に形成される自然酸化膜を逆スパッタにてエッチング除去した後、AIとの濡れ性を良好にするためのTi層17とAIより成る配線層7とを、大気開放することなく順次連続堆積することによって、埋込みを良好に行うことができる。上述の逆スパッタ条件としては、RF電圧を1000V、基板温度200℃、Arの流量を50sccm、圧力0.5Paとして行い、またTi層17のスパッタ条件としてはDC4kW、基板温度150℃、Ar流量を100sccm、圧力0.5Paとし、更にAIスパッタ条件を基板温度480℃~500℃、Ar流量を100sccm、圧力0.5Paとして行った。

【0028】このように、コンタクトホール4内にSiO2酸化膜10を薄く形成した後、TiをECRプラズマCVD法等により形成することによって、微細なコンタクトホール4内においても良好な密着性をもってメタルプラグを形成することができる。

【OO29】実施例2次に、本発明による他の実施例を<u>図4</u>A~Cを参照して説明する。この例においては熱CVD法によりTiSi_xを形成する場合に、予め薄い酸化膜を形成する方法を適用したものである。

【0030】先ず図4Aに示すように、Si等より成る基板1上に拡散層2を形成した後、厚くSiO2等の 絶縁層3を形成して、0.4μm~0.6μm程度の微細なコンタクトホール4をフォトリングラフィ等 の適用により開口する。そして上述の実施例と同様に、即ち熱酸化等によりコンタクトホール4の 底部即ち拡散層2の上部に厚さ3~5nm程度の薄いSiO2酸化膜10を形成する。この酸化条件 としては、例えば酸素流量を101/min、基板温度を850℃、処理時間を5~10minとして形成 することができる。

【0031】そしてこの後、図4Bに示すように、全面的にIVA族金属シリサイドの例えばTiSi_x 層8を、TiCl₄ +SiH₄ 系熱CVD法により被着形成する。このとき、TiSi_x をTiリッチな組成とし、即ちSiのTiに対する組成比を2. Oより小さい1. 0~1. 8の例えば1. 8程度とし、堆積条件としては、基板温度を500℃以上の例えば700℃程度とし、SiH₄ のTiCl₄ に対する流量比SiH₄ /TiCl₄ を5~10とした。

【0032】通常このようにシリコン基体上等にTiSi_Xを成膜する場合は、ストレスを抑制するためにSiJッチな組成とし、Siの組成比xは2.6程度とされるが、本発明においては、TiSi_Xの下層のSiO₂酸化膜10を十分還元することができるように、Si組成比を1.8程度以下とするものである。尚、Si組成比を1.0以上とするのは、組成比が1.0未満のときは熱CVD法による成膜を行いにくことによる。尚、TiSi_Xは例えばECRプラズマCVD法により成膜することもできる。

【0033】このようにTiSi_XをTiリッチな組成として被着した後シリサイド化することによって酸化膜10中のSiを完全に反応させることができ、耐熱性に優れた良好なシリサイド11を形成することができると共に、実施例1において説明したと同様に、薄い酸化膜10を予め形成しておくことによって、TiSi_X成膜の際のCIによるSiの浸食を抑制することができる。

【0034】そしてこの後NH3雰囲気中において基板温度900℃、30秒間のアニールを行う。このとき、TiSix(x=1.0~1.8)と下地Si拡散層2とがSiO2酸化膜10を介して反応し、図4Cに示すように、コンタクトホール4の底部に厚いシリサイド11が形成される。このシリサイド11即ちTiSixは、化学式通りのいわゆるストイキオメトリーなx=2.0の組成となる。またTiSix層8の表面は窒化され、薄いTiN層9が形成される。

【0035】そしてこの後、上述の実施例1と同様に、BLKーWまたは高温AIスパッタ法等により配線層を形成して、微細なコンタクトホール4内においても良好な密着性をもってメタルプラグを形成することができる。

【0036】尚、上述の各例においては半導体装置の拡散層上にコンタクトホールを設ける場合について説明したが、その他ポリシリコンゲート上の接続部などの種々のメタルプラグ形成の際に本発明を適用し得ることはいうまでもない。また、上述の各例においてはTiを用いてメタルプラグを形成したが、その他IVA族金属のZr、Hfを用いた場合も同様の効果を得ることができる。更に、その一形成方法としても上述の各方法に限定されることなく、温度、反応ガス流量等において種々の変形変更をなし得ることはいうまでもない。
【0037】

【発明の効果】上述したように、本発明方法によれば予め SiO_2 酸化膜を形成した後、 $Ti又はTiSi_X$ をCVD法により成膜することによって、成膜材料に含まれるCIによってSiが浸食されることを回避でき、カバレッジに優れ、低リーク電流のメタルプラグを形成することができる。特に、 $Ti又はTiSi_X$ を成膜した後アニールを施して SiO_2 酸化膜をシリサイド化することにより、コンタクト抵抗の低減化をはかることができる。

【0038】また、特にTiSiを形成する場合にTiリッチな組成とすることによって、確実に酸化膜を還元させてシリサイド化することができ、低コンタクトで耐熱性に優れたメタルプラグを形成することができる。


【図面の簡単な説明】

- 【図1】本発明メタルプラグの形成方法の一例の製造工程図である。
- 【図2】本発明メタルプラグの形成方法の一例の製造工程図である。
 - 【図3】本発明メタルプラグの形成方法の他の例の一製造工程図である。
 - 【図4】本発明メタルプラグの形成方法の他の例の製造工程図である。
 - 【図5】従来のメタルプラグの形成方法の一製造工程図である。


【符号の説明】

- 1 基板
- 2 拡散層
- 3 絶縁層
- 4 コンタクトホール
- 5 Ti層
- 6 TIN層
- 7 配線層
- 10 酸化膜
- 11 シリサイド


【図1】



本発明メタルプラグの形成方法の他の例如-工程図



本発明メタルプラグの形成方法の他の例の工程図



httn://www.findlinnit.co.in/Tokuiitu/tiitement indl